三星和SKhynixEye1cDRAM作为HBM4内存的选择，台积电准备在12纳米和5纳米上生产HBM4芯片1
随着台积电、三星和SK海力士准备最新的DRAM和工艺节点，下一代HBM4内存标准的开发正在紧锣密鼓地进行。
台积电推出用于HBM4内存基础芯片的12纳米和5纳米节点，三星和SK海力士Go1cDRAM路线
三星和SK海力士都在竞相推出下一代HBM4内存标准。这两家韩国巨头已经公布了2025-2026年首次亮相的初步计划。到目前为止，三星一直着眼于使用3D封装技术和多达16-Hi堆栈，以实现VRAM容量和内存带宽的空前增长，而SK海力士也计划将新封装技术融入其自己的HBM4解决方案中。
据韩国ZDNet援引的最新行业消息称，三星和SK海力士正计划使用1cDRAM为下一代HBM4内存提供动力。据悉，三星最初计划在去年5月开始生产的HBM4中使用其1bDRAM(10纳米级第五代DRAM)，而其现有的HBM3E产品则基于1aDRAM。该公司计划恢复失去的势头，因为最近有报道称三星未能通过NVIDIA最新AIGPU(例如Hopper和Blackwell)的资格测试。
三星HBM4内存正在开发中，预计2025年首次亮相：16层堆栈和3D封装1
使用1cDRAM的一个关键原因是三星认为它在功耗方面落后于竞争对手。因此，1cDRAM将用于12-Hi和16-HiHBM4产品。该公司预计将于2024年底建成第一条1cDRAM量产线，总产能约为每月3000片。最终的HBM4产品数据也不应该有太大差异。某些消息来源甚至强调三星可能会在2025年中期提前开始量产，但这尚未得到证实。
但这还不是全部，在2024年台积电欧洲技术研讨会期间，这家半导体制造商报告称，由于HBM4内存从1024位接口转向2048位接口的复杂性，新的基础芯片将使用N12和N5工艺节点制造。
台积电设计与技术平台高级总监表示：“我们正在与主要HBM内存合作伙伴(美光、三星、SK海力士)合作，在先进节点上实现HBM4全堆栈集成。”“N12FFC+具有成本效益的基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以低得多的功耗提供更多逻辑。”
“我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作，验证HBM4通道信号完整性、IR/EM和热精度，”台积电代表解释道。
新的基础芯片将利用CoWoS技术(例如最近发布的CoWoS-L和CoWoS-R封装)来制造多达16-Hi堆栈的内存产品。除其他关键变化外，它还将利用新的通道信号完整性流程。拥有5nm节点将在功耗、性能和密度方面带来优势，因此我们期待明年发布用于下一代GPU加速器的下一代HBM4内存产品。
标签：
免责声明：本文由用户上传，如有侵权请联系删除！